半導體 (Semiconductor)
解決方案與軟體
圖案成形
圖案成形製程是從晶圓表面橫向移除選定區域，將線路或導孔端之間的間距最小化（頂端到頂端的間距），並將線寬密度最大化。
圖案成形採用帶狀光束能量以及材料去除技術，從感應耦合電漿源中特別提取可調、帶有斜角的反應性帶狀光束，精確雕刻出所需的圖案形狀和尺寸。 圖案成形用於 EUV（極紫外線）圖案的形狀修改，降低間隙並在不需進行 EUV 雙重圖形曝光的情況下提升密度，進而節約第二次 EUV 圖案化製程所需的能源、材料、用水和成本。
半導體 (Semiconductor)
解決方案與軟體
圖案成形製程是從晶圓表面橫向移除選定區域，將線路或導孔端之間的間距最小化（頂端到頂端的間距），並將線寬密度最大化。
圖案成形採用帶狀光束能量以及材料去除技術，從感應耦合電漿源中特別提取可調、帶有斜角的反應性帶狀光束，精確雕刻出所需的圖案形狀和尺寸。 圖案成形用於 EUV（極紫外線）圖案的形狀修改，降低間隙並在不需進行 EUV 雙重圖形曝光的情況下提升密度，進而節約第二次 EUV 圖案化製程所需的能源、材料、用水和成本。