Nokota 系統的高生產率晶圓級封裝設備提供業界最佳性能，適用於多樣封裝方案中採用的所有電鍍步驟，因此擴展了應用材料公司的電氣化學沉積系統套件；其中涵蓋了從覆晶和晶圓級晶片規模封裝到 2D 和 3D 扇出、2.5D 中介層設計和矽穿孔等各種封裝方案。這些系統可用於...
View product detail
缺陷評估、分類和分析是對生產工序每個步驟實施品質監控所採用的方式，對半導體製造至為重要。隨著半導體元件線寬尺寸的縮減，元件複雜度不斷提高，缺陷的尺寸也在收縮，使其在 3D 元件結構中的位置越來越難以發現，因此需要不斷增強成像能力，以快速識別相關的關鍵缺陷。...
隨著積體電路及其組件持續向下微縮，組件之間的金屬導線和接觸點的尺寸也在縮小。這種趨勢造成這些連接組件的電阻越來越高。為生產更精小、更快速的電子元件，連接組件必須維持最小電阻，元件才可能進一步微縮。
這種較高電阻所造成的慢化效應通常稱作阻容延遲 (即 RC 延遲...
應用材料公司的 Aera4 光罩檢測系統是以 193 奈米為主的第四代檢測工具；此工具獨特地結合了真實空間影像技術與尖端的高解析度影像技術。
Aera4 系統配備了新的微影級鏡頭，在標準的高解析度應用和空間檢測中展現更佳訊噪比，因而成為 1x...
隨著半導體持續進行微縮，對晶片製造的精密度和均勻度要求也越來越嚴格，因而推動了過去十年來矽蝕刻反應室的首次全面重新設計。 應用材料因此發展了 Centris Sym3 系統，能在重要的蝕刻應用中以無比強大的晶片內部線寬控制能力，提供世界最佳的跨晶圓均勻度，以達到 1x/...
在 DPN HD (高純度解耦電漿氮化) 氮化過程中，用低能量脈衝式電漿將氮注入氧化矽介電質，在閘極堆疊的氮氧化物/多晶矽介面產生所需要的高氮濃度，並維持在矽/氮氧化物介面的低氮濃度，以維持高通道遷移率。新的化學材料以及直接高溫晶圓加熱，可以達到 3X 及 2X...
CMOS 技術需要兩種類型的電晶體：PMOS和NMOS。前者可受益於向通道施加壓縮應變 (擠壓晶格)，這不僅可以縮短縱距、增強原子間的鍵結耦合，而且促進電洞遷移。NMOS 則需要伸長應變 (拉長晶格)，以便增加縱距並減低會影響遷移之電子碰撞...
現在的元件製造商運用著不同的配置來整合晶片，以便達到最佳的功能體積比。TSV 技術可通過建立垂直路徑來達到 3D 導電層連接；這些路徑可作為整合電路元件來連接堆疊式晶片或晶圓。Applied Centura Silvia Etch 系統專為充滿挑戰的矽晶深蝕刻而設計；...
EUV 光罩與傳統的光罩截然不同，後者是有選擇性地傳輸 193nm 波長的光線，將電路圖案投射到晶圓上。當採用 13.5nm 波長的極紫外光微影技術 (EUV Lithography) 時，所有的光罩材料都是不透光的，因此具複合多塗層反射鏡的光罩可將電路圖案反射到晶圓上。...
應用材料公司的 Centura Tetra Z 光罩蝕刻系統提供最先進的性能，可滿足 10nm 及以下製程的邏輯和記憶體等元件的光學微影光罩蝕刻所需。這套全新系統提升了業界領先的 Tetra 平台功能，可以採用先進的解析度增強技術，...
該系統的反應器採用獨特的設計和製程技術，既可沉積無摻雜薄膜，又可沉積摻雜薄膜，應用十分廣泛，包括淺溝隔離層 (STI)、金屬前介電質層、層間介電質層 (ILD)、金屬層間介電質層 (IMD) 以及鈍化保護層。
鎢的電阻率低，電遷移性極小，長期以來一直運用在邏輯製程和記憶體元件中，用作填充接觸點和中段 (最底層) 的導電層連接 (將電晶體與積體電路其餘部分相連) 的首選材料。在早期技術中，由於元件尺寸較大，因而可以使用 CVD 均勻沉積法進行鎢填充整合。不過，在當前最先進的技術下...
應用材料的 Charger UBM PVD (凸塊下金屬材物理氣相沉積) 系統為晶片封裝的金屬沉積生產力和可靠性定義新標準。該 Charger 系統專為凸塊下金屬材 (UBM)、重佈線路層 (RDL) 以及 CMOS 影像感測器應用所設計，...
應用材料的 Endura 先進低壓源 (ALPS) 鈷物理氣相沉積 (PVD) 系統針對高深寬比結構中的閘極和觸點，提供簡單、高效能的矽化層解決方案。ALPS 技術將鈷延伸應用在 ≤90nm 以下技術節點，可提供優異的鈷底部覆蓋，且電漿不會對元件造成損壞，缺陷數量極少。...
迄今為止，離子化物理氣相沉積 (PVD) 能夠達到電鍍所需的厚度和所有表面覆蓋的連續性。不過，若超過 2xnm 節點，即使是最佳化的阻障層/晶種製程，且具有均勻覆蓋和無任何懸突，還是會對電鍍造成無法控制的線寬深寬比。
Endura Avenir 系統的射頻物理氣相沉積技術可解決高介電/金屬閘極應用以及 22 奈米和以上的邏輯接觸點矽化問題。
Avenir 系統針對高介電常數/金屬電晶體提供前閘極和後閘極積體製程方案，讓晶片製造商能在兩種方式之間輕鬆轉換。對於前閘極，...
Endura Cirrus HTX TiN 具備革命性的物理氣相沉積 (PVD) 氮化鈦 (TiN) 薄膜技術，能解决下一代元件的硬光罩可延展性難題。 隨著晶片線寬尺寸不斷縮小，硬光罩創新對於更複雜微小的導電層結構的精確圖案化至關重要。 新系統運用多年的 PVD...
EnCoRe II Ta(N) 反應室具有可調整厚度的能力，讓客戶能降低線路阻障厚度，以便將線路電阻微縮到 3x/2x 節點，同時通過出色的底部和側壁覆蓋率，減少電遷移和應力遷移。針對銅晶種層，EnCoRe II RFX 銅反應室採用創新的磁控動作、...
鎢具備低電阻係數、大量均勻填充的特性，廣泛用於邏輯接觸點、中段和金屬閘極填充應用。接觸點和局部導電層構成了電晶體與其餘電路之間的關鍵電子通路。因此，低電阻率對於確保穩健可靠的元件性能至關重要。然而，隨著節點不斷微縮，導電層尺寸逐漸縮小，...
本系統採以 ALD (原子層沉積) 技術為主的經濟效益方式，提供覆蓋率達 90% 以上超薄、均勻、優質阻障薄膜，將客戶目前安裝的 iLB PVD/CVD 系統製程水準擴展至 32 奈米及更先進節點。 此系統沉積氮化鈦薄膜時，電漿損害或高介電值材料特性的不良改變等風險都很小...
有效的晶圓溫度控制和壓力調變能使導線金屬和焊接凸點之間整合，並達到低擁有成本…採用 Preclean XT 進行有機殘留物和原生氧化層的原位同步移除，可確保表層乾淨並促進低接觸電阻和絕佳的附著性。
製程持續微縮推動元件效能邁向全新水準。ALD 技術對製造DRAM、三維 NAND 和邏輯 FinFET 中越來越多的步驟至關重要。雖然使用 ALD 製程達到均勻一致的薄膜厚度，對臨界線寬控制仍然很重要，但 ALD 必須達到更多需求，...
隨著設計規範微縮到個位數節點，元件架構日益密集且越來越複雜，生產製程所涉及的步驟也越來越多，製程控制限制更為嚴格，致命缺陷變得更加細微。 由於有這些難題，在生產大量可靠、高效能晶片的過程中，發現缺陷及了解缺陷特性顯得更為重要。
多重圖案化方法、...
