연결

재료 부착

패키징은 시스템의 나머지 부분과 칩을 연결하고 수분, 습기 및 방사선을 포함한 물리적 손상 및 위협적인 환경으로부터 칩을 보호하는 데 도움을 줍니다. 또한 패키징은 열을 발산시키는 데 도움을 줄 수 있어서, 칩이 보다 적당한 온도 및 적합한 환경에서 안정적으로 작동할 수 있게 해줍니다.

패키징은 전력, 성능, 면적, 비용, 시장 출시 시간(Time-to-market) 개선을 실현하는 중요한 수단입니다. 첨단 패키징을 통해 메모리를 프로세서에 더 가깝게 배치하면 대역폭과 성능이 향상되고 전력 소모가 줄어듭니다. 멀티칩 패키지와 이종 집적은 비용을 절감하고 성능을 향상시킬 수 있습니다. 설계자는 칩의 모든 기능을 하나의 대형 실리콘 다이에 통합하는 대신, 가장 비용 효율적인 공정 기술을 기준으로 다이를 조합해 사용할 수 있습니다. 설계자는 인터포저와 재배선층(RDL)을 포함한 멀티칩 패키징 기술을 활용해 다양한 다이를 전기적으로 연결할 수 있으며, 이를 통해 기존 마더보드보다 훨씬 가깝게 배치할 수 있습니다. 이러한 멀티칩 패키징 방식은 실리콘관통전극(TSV)을 활용한 3D 스태킹과 결합해 사용할 수도 있습니다.

고성능, 고효율 AI 컴퓨팅에 대한 수요는 패키징 혁신을 가속화하는 원동력이 되고 있습니다. 이러한 애플리케이션에서 설계자는 다수의 컴퓨팅 코어와 고대역폭메모리(HBM)를 가깝게 배치해 코어 간 데이터 흐름 속도를 높일 수 있습니다. TSV와 인터포저, 재배선층을 활용하는 팬아웃 웨이퍼 레벨 패키징(FOWLP) 등의 첨단 패키징 기술은 최신 스마트폰과 같은 고성능 모바일 애플리케이션에서도 활용돼 최소한의 폼팩터로 컴퓨팅과 메모리를 결합할 수 있습니다.