후면 전력 공급 기술은 전자빔 계측의 혁신에서 시작된다

2025년 7월 29일

이 글은 어플라이드 머티어리얼즈의 마이클 시프린(Michael Shifrin) 패터닝 컨트롤 마케팅 디렉터가 작성했다. 

alt-image

반도체 제조업체들은 고성능, 저전력, 고밀도 트랜지스터 배열을 실현하기 위한 경쟁에서 후면 전력 공급 네트워크(BSPDN)라는 아키텍처 변화를 도입하고 있다. 이 기술은 전력 공급 방식을 기존의 혼잡한 전면에서 웨이퍼의 후면으로 이동시켜, 고밀도 로직을 위한 공간을 확보한다. 하지만 이러한 획기적인 변화는 경우에 따라, 수율, 비용, 출시 시간에 심각한 영향을 미칠 수 있는 새로운 오버레이 및 공정 제어 문제를 야기할 가능성도 있다.

어플라이드 머티어리얼즈는 이러한 문제를 해결하기 위해 전자빔(eBeam)의 강점을 활용한 차세대 계측 솔루션 분야의 개발을 이끌어 가고 있습니다.

혁신적 기술발전이 가져온 새로운 계측 과제

후면 전력 공급 기술은 웨이퍼의 뒷면에서 실리콘 기판을 관통해 소스/드레인과 같은 트랜지스터 레벨 구조에 직접 연결되는 후면 비아(backside via) 형성을 의미한다. 이는 저항을 줄이고 전류 경로를 단축시키며 트랜지스터 밀도를 높여, 첨단 로직, AI 프로세서, 차세대 모바일 기기의 와트당 성능 효율을 높인다.

그러나 이처럼 혁신적인 아키텍처를 구현하려면 매우 정교한 웨이퍼 본딩 공정과 추가적인 고정밀 제조 단계가 필요하다. 구체적으로, 캐리어 웨이퍼를 전면에 본딩하고, 웨이퍼를 뒤집은 후 10마이크론 미만의 두께로 얇게 만들고, 그 후 후면 접점을 이전에 제작된 전면 소자 층에 패터닝하고 정렬해야 한다. 이러한 추가적인 웨이퍼 처리 및 본딩 단계는 오버레이 복잡성을 증가시키고 여러가지 과제를 야기할 수 있다.

예를 들면, 접합, 박막화 및 연마 공정으로 인한 웨이퍼 변형, 후면 가공으로 인해 숨겨진 전면 기준 층으로 인한 정렬의 문제, 패턴에 의존하는 웨이퍼 변형으로 인해 예측 및 보상이 어려운 비선형 오버레이 오류 발생 등의 문제이다. 

alt-image

정확한 오버레이 제어 없이 발생하는 나노미터 수준의 정렬 오차는 디바이스의 성능, 신뢰성, 수율에 심각한 영향을 미칠 수 있다.

기존 광학 방식의 한계

지금까지 반도체 팹(fab)에서는 활성 소자 영역 외곽에 배치된 대형 프록시 타겟을 활용한 광학 오버레이 계측에 주로 의존해 왔다. 그러나 후면 전력 공급 기술이 도입되면서 이러한 방식은 실제 디바이스 레벨 정렬 상태를 정확히 반영하지 못하는 한계가 있다는 것을 발견하게 되었다.

특히, 후면 접점이 최신 Gate-All-Around(GAA) 트랜지스터를 구성하는 나노시트 스택과 같은 미세한 구조에 직접 연결되면서, 기존 계측 방식과 실제 소자 간의 간극은 더욱 커지고 있다. 즉, 전통적인 광학 기반 방식만으로는 최첨단 노드에서 성공과 실패를 좌우하는 나노미터 수준의 오버레이 정렬 오류를 신뢰성 있게 감지하기 어렵다는 의미이다.

alt-image

차세대 전자빔 계측 기술 도입의 중요성

전례 없는 기술 과제를 해결하기 위해서는, 후면 비아와 나노시트 사이의 실제 정렬 상태를 직접적으로 측정할 수 있는 계측 능력이 필요하다. 이는 높은 정확도와 분해능, 그리고 빠른 측정 속도를 동시에 만족해야 하며, 현재 사용 중인 열전계 방출(TFE, Thermal Field Emission) 방식의 계측 장비로는 후면 전력 파워 및 GAA 트랜지스터 아키텍처를 적용한 칩의 대량 생산을 지원하기에 충분하지 않다.

이에 따라, 다음과 같은 기능을 갖춘 차세대 전자빔 계측 기술이 필요하다.

  • 고해상도 정밀 측정

나노시트나 게이트 구조에 형성된 후면 접점을 정확히 제어하려면, 미세한 오버레이 이동과 정렬 오류까지도 포착할 수 있는 고해상도 측정이 필요하다.

  • ​신속하게 다양한 데이터 수집

왜곡 및 보정 요구 사항이 매우 복잡하고 비선형적이기 때문에, 웨이퍼당 수십 배에 달하는 측정이 필요하다. 공정 지연을 최소화하려면 계측 속도 또한 향상되어야 한다.

  • 고에너지 전자빔 적용

최대 60keV의 높은 랜딩 에너지를 통해, 복잡한 3D 스택 깊숙이 침투하여 파괴 분석 없이 후면 비아 위치를 전면 트랜지스터 구조 기준으로 직접 측정할 수 있다. 이는 고급 후면 전력 구조의 수율 향상에 기여할 수 있다.

  • 후방 산란 전자(BSE) 수집 효율 개선

고성능 BSE 검출기는 매립된 구조물의 이미지를 더욱 선명하게 구현하며, 물질 대비를 향상시켜 미세한 오버레이 불량도 효과적으로 감지할 수 있다.

  • 고급 알고리즘을 통한 이미지 분석

고급 이미징 기능을 보완하기 위해, 차세대 계측 장비에는 이미지 향상, 노이즈 제거, 윤곽선 추출 등 고도화된 소프트웨어 알고리즘이 필요하다. 이러한 정교한 소프트웨어 도구는 전자빔 계측 시 발생할 수 있는 충전 문제를 해결하고, 나노시트 구조 위의 후면 접점 정렬 상태를 정밀하게 측정할 수 있다. 이는 기존 광학 계측으로는 어려운 부분이다.

이러한 과제를 해결함으로써, 칩 제조업체는 후면 접점과 트랜지스터 구조 사이의 정렬 상태를 직접 측정할 수 있으며, 제조 초기 단계에서 웨이퍼의 왜곡 및 응력 유발로 인한 정렬 오차를 조기에 감지할 수 있다. 또한 후면 비아의 위치를 더욱 정밀하게 제어할 수 있어, 오버레이 오류를 크게 줄이고 전체 공정 수율을 실질적으로 개선할 수 있다.

어플라이드 머티어리얼즈는 이러한 과제를 해결하기 위해 업계를 이끌고 있는 고객사와 함께 차세대 계측 시스템 개발에 집중하고 있다. 이를 통해 고객이 후면 전력 아키텍처 기반 칩의 빠른 양산 전환과 대량 생산을 실현할 수 있도록 지원하며, 이를 통해 고객 팹이 전력 소비 문제를 해결하면서도 경쟁에서 앞서 나갈 수 있도록 돕고 있다.