고대역폭 메모리(HBM)에 꼭 필요한 전자빔(eBeam) 계측 기술
2025년 11월 19일
이 글은 어플라이드 머티어리얼즈의 마이클 시프린(Michael Shifrin) 패터닝 컨트롤 마케팅 디렉터가 작성했다.
고대역폭 메모리(HBM)는 여러 개의 DRAM 다이(칩렛)을 수직으로 적층하여, 기존의 메모리 기술을 뛰어넘는 대역폭을 제공한다.
최신 AI 가속기(GPU, AI 프로세서 등)는 HBM에 크게 의존하며, 예를 들어, HBM3E는 스택당 약 1.2TB/s의 속도를 달성할 수 있어 기존 DDR 또는 GDDR 보다 훨씬 빠르다.
이러한 대역폭은 AI 모델의 크기와 데이터셋 요구가 폭발적으로 증가하는 오늘날, 데이터 공급의 핵심 요소로 자리 잡았다. (2012년 이후 모델 학습 복잡도는 매년 약 10배씩 증가해 왔다.) 또한 HBM은 연산 칩렛과 메모리 칩을 가까이 배치함으로써 데이터 이동 거리를 최소화하고 비트당 에너지 소비를 줄일 수 있어 전력 효율성도 크게 향상된다. 결과적으로 HBM은 AI, 고성능 컴퓨팅, 기타 데이터 집약적 애플리케이션에 필수적인 기술로 자리 잡고 있다.
HBM의 뛰어난 성능은 제조 측면에서 정밀한 공정 제어를 요구한다. 스택당 8~16개의 대형 DRAM 칩렛이 완벽하게 동작해야 하며, 하나라도 결함이 있으면 전체 스택이 실패할 수 있다. 특히 패턴의 임계 치 및 패턴 정렬과 같은 요소에 대한 정밀한 공정 제어가 필수적이다. 모든 다이가 적층 전에 품질 기준을 충족해야 하기 때문이다.
하지만 기존의 광학 계측 기술만으로는 이러한 정밀도를 확보하기 어렵다. 업계는 이러한 과제를 해결하기 위해 첨단 전자빔(eBeam) 측정 기술에 의존하고 있다.
HBM 제조에 정밀 공정 제어가 중요한 이유
대형 칩렛 크기 및 제한된 스크라이브 영역
HBM 메모리 칩렛은 일반적인 DDR 칩보다 물리적으로 훨씬 크다. 실제로 HBM3E DRAM 칩렛 하나는 동일 용량의 DDR5 칩보다 약 두 배 더 정도 클 수 있다. 이러한 대형 칩렛은 웨이퍼 상에서 면적을 더 많이 차지하게 되며, 그 결과 칩렛 간 간격인 스크라이브 영역이 줄어들어 테스트 구조물을 배치할 공간이 부족해진다.
전통적인 광학 계측 방식은 스크라이브 영역에 배치된 특수 타겟을 기반으로 오버레이 오류(다층 패턴 간의 정렬 불량) 및 패턴의 임계 치 등을 측정한다. 하지만 HBM 칩렛이 대부분의 레티클(reticle) 영역을 차지하면서 대형 광학 타겟을 위한 공간이 부족해지고, 실제 디바이스에서 직접 측정해야 하는 경우가 많아졌다.
문제는 광학 장비가 상대적으로 크고 균일한 타겟을 필요로 한다는 점이다. 일반적으로 타겟의 피치는 디바이스 피치보다 최대 10배 더 커야 하며, 이로 인해 타겟-디바이스 간 불일치 오류(target-device mismatch)가 발생할 수 있다.
이에 반해, 전자빔 계측(eBeam metrology)은 디바이스 수준에서 직접 이미지를 얻고 특성을 측정할 수 있어 이러한 한계를 효과적으로 극복할 수 있다. 실제 칩 구조에서 정렬 상태나 치수 변동을 정밀하게 파악할 수 있기 때문에, HBM과 같은 고정밀 공정에서는 필수적인 계측 기술로 자리잡고 있다.
첨단 메모리 반도체 팹에서는 최종 검사 단계에서 주사 전자현미경(SEM)을 활용한 오버레이 측정이 실제 디바이스 구조(식각 이후)에 대해 수행되어, 광학 데이터의 한계를 보완하는 역할을 한다.
광학 계측 방식의 한계는 광학 타겟에서 측정한 값과 실제 칩 상에서의 결과 간 차이에서 명확히 드러난다. 여러 연구에 따르면 개발-검사 단계의 광학 오버레이 측정값과 실제 패턴에 대한 SEM 오버레이 특정 값 사이에는 상당한 차이가 존재하며, 이는 1x 나노미터 노드에서 요구되는 약 2nm의 수준의 정렬 오차 허용 범위를 추가하는 경우도 많다.
특히 대형 HBM 칩렛은 이러한 간극을 더욱 심화시키며, 기존 광학 계측만으로는 공정 제어가 어려워진다. 따라서 HBM 공정을 안정적으로 모니터링하고 제어하기 위해서는 더 강력한 칩 내(on-chip) 계측이 필요하다. 이 지점에서 전자빔 계측이 핵심적인 역할을 하며, 실제 디바이스 구조에서 직접 정렬 상태를 측정하고 공정 변동성을 정밀하게 파악할 수 있도록 지원한다.
적층형 칩렛 구조, 정렬과 치수 변동 최소화가 핵심
일반적인 단일 평면 구조의 DRAM 칩과 달리, HBM 스택의 성능과 수율은 모든 층이 정밀하게 정렬되고 허용 오차 내에 있어야 보장된다. 각 칩렛에서 패턴의 임계치의 변동이나 정렬 불량(오버레이 오류)가 발생하면, 적층 시 오차가 누적되어 인터페이스 불일치나 타이밍 오류를 유발할 수 있다. 따라서 HBM에서는 변동성 제어가 독립형 메모리 칩보다 훨씬 더 엄격하게 관리되어야 하며, 이는 공정 제어의 핵심 요소이다.
이러한 이유로 메모리 제조업체들은 전자빔 계측 기술을 대량 생산 공정에 도입하고 있다. HBM에 사용되는 첨단 DRAM 노드(d1c 또는 1α/1β)에서는 이미 SEM 기반 오버레이 측정이 광학 방식의 중요한 보완 수단으로 자리 잡았다.
고에너지 전자빔 오버레이 계측은 높은 입사 에너지를 가진 전자를 사용하여 여러 층을 관통하고 이미징함으로써, 광학 장비로는 볼 수 없는 매몰된 구조까지 포함한 실제 디바이스 패턴에서 직접 오버레이를 측정할 수 있다. 이는 HBM 공정에서 매우 중요한 기능이다. 광학 오버레이 타겟은 스크라이브 라인에 위치하고 디바이스 피치와 일치하지 않기 때문에 실제 오버레이를 근사적으로만 측정할 수 있으며, 칩 내부의 오버레이 변동이나 패턴 의존적 이동을 감지하지 못하는 경우가 많다.
반면, 전자빔은 디바이스 수준에서 직접 오버레이를 측정할 수 있어, 웨이퍼 전반의 변동성을 줄이는 데 더 정확한 데이터를 제공한다. 이는 HBM 칩렛이 이후 수직으로 정렬되어 적층되기 때문에, 작은 층간 오차도 TSV(관통 실리콘 비아) 연결 실패나 누적된 엣지 배치 오류를 유발할 수 있다.
따라서 온칩 전자빔 계측을 통해 오버레이 오류와 패턴의 임계 치 변동을 조기에 감지함으로써, 팹(fab)은 각 HBM 칩렛이 적층에 필요한 좁은 공정 허용 범위(process window) 내에 있도록 보장할 수 있으며, 이는 궁극적으로 스택 수율과 신뢰성 향상으로 이어진다.
첨단 노드(EUV 리소그래피), 허용 오차 범위 좁혀
최신 세대의 HBM (HBM3E 및 HBM4)는 d1c 및 d1d와 같은 최첨단 DRAM 공정 노드 위에 구축되며, 이 노드들은 핵심 공정 층에 EUV(극자외선) 리소그래피를 점점 더 많이 사용하고 있다. EUV는 뛰어난 해상도를 제공하지만, 동시에 가변성 및 확률적 결함과 같은 새로운 과제를 동반한다. 여기에는 무작위 패턴 실패, 라인 엣지 거칠기 (line-edge roughness), 포톤 샷 노이즈 및 감광제 한계로 인한 CD 변동 등이 포함된다.
이러한 확률적 결함은 엣지 배치 오류(Edge Placement Error, EPE) 허용 범위를 잠식하게 되며, 그 결과 오버레이나 CD 오류에 허용되는 여유 마진이 거의 없어진다. 즉, 첨단 노드에서는 모든 원인으로 인한 엣지 배치 오류에 대한 허용 오차가 극도로 좁아지며, 이는 디바이스 성능에 직접적인 영향을 미칠 수 있다.
Edge placement error
기존의 광학 측정은 칩 전반에 걸친 미세한 확률적 변동성을 모니터링하는 데 한계가 있으며, 바로 이 지점에서 첨단 전자빔 계측 기술이 빛을 발한다. 최신 전자빔 장비, 특히 냉전계 방출(CFE) 전자원을 사용하는 시스템은 고에너지(최대 ~50~60 keV)의 전자빔으로 나노미터 이하의 해상도 이미징을 제공하면서도 높은 처리량을 유지할 수 있다.
높은 빔 에너지와 향상된 전자 광학 기술 덕분에, 전자빔 시스템은 패턴의 윤곽을 선명하게 포착할 수 있으며, 반사 전자를 활용해 여러 층을 관통하여 계측할 수 있어, 광학 장비로는 불가능한 층간 정렬(cross-layer alignment) 측정도 가능하다.
AI 시스템이 이러한 첨단 HBM 노드에 대한 수요를 견인함에 따라, 반도체 팹(fab)들은 병렬 전자빔과 CFE 소스를 활용하는 다중 빔 계측 장비를 도입하고 있다.
이 장비들은 시간당 5,000~10,000개 측정 지점을 처리하면서도 1nm 미만의 측정 정밀도를 유지할 수 있다. 이러한 도구는 확률적 결함 분석과 EPE 제어를 위한 대규모 데이터 수집을 가능하게 하며, HBM 제조 공정의 신뢰성과 수율을 높이는 데 핵심적인 역할을 한다.
HBM, 차세대 전자빔 계측 기술 필요
서브나노미터급 분해능, 고에너지 전자빔, 높은 처리량을 갖춘 전자빔 계측 기술을 적용하면, 첨단 DRAM 노드에서 HBM 공정 제어에 수많은 이점을 제공한다. 전자빔 시스템은 칩렛 전반에 걸쳐 극도로 미세한 구조와 고밀도 패턴을 정밀하게 측정할 수 있어, 엔지니어들이 국소적 및 전반적인 패턴의 임계 치 균일성을 모니터링하고 최적화할 수 있도록 도와준다. 이는 광학 장비로는 감지하기 어려운 미세한 변동까지 포착할 수 있다.
전자빔 계측은 실제 디바이스 구조에서 엣지 직접 감지 및 윤곽 추출을 통해 EPE를 정밀하게 측정할 수 있으며, 이를 통해 디바이스 수준의 오버레이 이동이나 라인 편차(line bias)를 식별하고, EPE 변동성을 줄이며 층간 정렬을 더욱 정밀하게 맞출 수 있다. 이는 HBM이 요구하는 고성능 및 높은 신뢰성을 충족하는 데 필수적이다.
특히 냉전계 방출 기술을 활용하는 전자빔 장비는 패턴의 형상과 윤곽을 정확히 재구성할 수 있어, 설계 의도와 비교 및 결함이나 왜곡의 조기 감지가 가능하다. 이러한 이점들은 공정 상의 불규칙성을 나노미터 수준에서 조기에 감지하고 수정함으로써 더 많은 칩렛이 사양을 충족하고 HBM 스택의 수율과 신뢰성, 에너지 효율성을 향상시키는 데 기여한다.
HBM 제조는 단 하나의 불량 다이도 전체 스택을 손상시킬 수 있는 고위험 환경에 있기 때문에, 정밀한 공정 제어가 매우 중요하다. 첨단 전자빔 계측 기술을 통해 이러한 제어가 가능해지며, 이는 높은 수율, 안정적인 고속 동작, 그리고 높은 에너지 효율로 이어진다. 이 모든 것은 AI 기반 시스템의 급속한 발전에 대응하기 위해 반드시 필요한 요소이다.
전자빔 계측은 HBM 기술에서 광학 장비와 함께 정밀도를 달성하는 핵심 역할을 한다. 서브나노미터의 분해능, 층간 이미징이 가능한 고에너지 전자 광학 기술, 그리고 다중 빔 및 CFE 기술을 활용한 향상된 처리량을 갖춘 전자빔 시스템은 첨단 메모리 제조의 변동성을 관리하는 데 필요한 정밀한 통찰력을 제공한다. HBM 공정 제어에 전자빔 계측을 활용하면 칩 제조업체는 스택의 각 층과 칩렛 간의 엄격한 공정 허용 오차를 유지할 수 있다. 이는 고성능 저전력 메모리와 대량 생산에 적합한 수율을 제공하여 AI 가속기를 지원한다. 빠르게 발전하는 AI 시대, 계측 기반의 공정 제어는 신뢰할 수 있는 제조 결과를 위한 핵심 요소이다.