skip to main content

晶圆级封装

应用材料公司的晶圆级封装 (WLP) 工艺处于业界领先地位。我们提供支持多种先进封装工艺的设备,包括 ECDPVD刻蚀CVDCMP,使我们的客户能够实施从覆晶封装扇出型晶圆级封装 (FOWLP) 到硅通孔封装 (TSV) 的任何封装方案。

我们在新加坡建立了最先进的封装开发中心,开展技术研发和客户协作。借助专用的覆晶封装、FOWLP、TSV 全流水线,我们能够让客户更快过渡到新的封装方案,缩短投产周期,降低风险。

WLP 方案是在晶圆上封装芯片,而不是先将晶圆切割成单个芯片再进行封装。这种方案可实现更大的带宽、更高的速度与可靠性以及更低的功耗,并为用于移动消费电子产品、高端超级计算、游戏、人工智能和物联网设备的多晶片封装提供了更广泛的形状系数。WLP 使业界能够从引线键合向覆晶封装、2.5D 中介层和 TSV 技术以及最近的高密度 2D 和 3D 扇出型方案迈进。目前,业界还没有一个固定的标准 WLP 方案,而是根据形状系数、成本、功耗、性能和可靠性的相对重要性,采用不同的方案。

在 WLP 之前,引线键合技术通过芯片边缘所附导线将芯片连接到基板上。芯片周边所能固定的导线数量有限,因而限制了其数据传输能力。此外,导线也相对较长,会造成时滞,浪费功耗。多年来,随着电路按摩尔定律不断微缩,这些导线的直径变得更小,相互之间也更接近,因此,引线键合方案已开始向覆晶方案过渡。覆晶方案是在晶圆顶面布满“凸点”(亦即连接点或连接盘)来取代导线,从而增加电气连接的表面密度。在对晶圆进行切割后,将芯片翻转,并用铜柱将其连接到基板上。

随着芯片输入/输出的增加,也需要更高的互连密度。重布线层(即 RDL)包含金属导线,可用于在芯片表面上重新布设连接线。RDL 还支持在所谓的“系统级封装”(SiP) 中整合各种芯片功能,该技术一般用于移动电话。 SiP 可实现电子系统的全部或大部分功能。SiP 芯片可垂直堆叠或水平平铺;芯片可通过凸点或引线键合进行连接。但是,在这些布局中,导线的长度为几毫米,这限制了数据传输带宽,而且在某些应用中的功耗超出了预期。

通过堆叠芯片并使用垂直互连线贯穿芯片,可实现更高的带宽和较低的功耗。这项 TSV 技术还可用于使用硅中介层(通过铜柱连接到基板)连接同一平面上的芯片。硅中介层有垂直走向的 TSV,还有水平走向的多层密铜互连线。这项技术被称为 2.5D 互连技术,可用于服务器、游戏机、图像传感器及其他高性能系统。当支持 TSV 的芯片相互堆叠在彼此的顶部,并通过凸点(必要时再加上 RDL)互连时,就形成 3D 集成芯片。TSV 可用于移动应用中的堆叠式 DRAM、堆叠式 NAND,或处理器 DRAM 堆叠。

FOWLP 是可以替代 TSV 的业界新兴技术,能以更经济的方式在紧凑空间中实现高密度互连,从而能够实现更薄的封装和范围更广的形状系数。 在 FOWLP 技术中,单个晶片被重构到由低成本聚合材料制成的人造晶圆中,各芯片之间留有额外的空间以容纳互连线。 然后采用 RDL 技术在芯片上重新布置与外围区域的连线。  FOWLP 技术的优势在于提升了每瓦特性能而且支持更广泛的形状系数。