Nokota 系统的高生产率晶圆级封装设备提供的一流性能，可支持各种封装方案中采用的所有电镀工序，从而扩展了应用材料公司的电化学沉积系统的产品线，这涵盖了从倒装芯片和晶圆级芯片规模封装到 2D 和 3D 的扇出、2.5D 的中介层设计和硅通孔等各种封装方案。它可用于...
View product detail
作为监控生产工序每一步质量的方法，缺陷评估、分类和分析在半导体制造中至关重要。随着半导体器件特征尺寸的缩减、器件复杂度的不断增加，缺陷的尺寸也在缩小，而且缺陷在 3D 器件结构中的位置越来越难被发现，因此需要不断增强成像能力以快速识别相关的关键缺陷。对芯片制造商来说，...
随着集成电路及其组件继续微缩，组件之间的金属互联线和接触件的尺寸也在缩小。其中一个结果为，这些连接器中的电阻越来越高。为生产更紧凑、更快速的电子器件，必须最大限度地降低电阻，以便能够进一步地微缩。
这种更高的电阻所造成的慢化效应通常被称做阻容延迟（或 RC...
应用材料公司的 Aera4 掩膜检测系统是采用 193nm 工作波长的第四代检测工具，它以独特的方式，将真实空间成像技术与前沿的高分辨率成像技术相结合。
Aera4 系统配备了新的光刻级镜头，在标准的高分辨率应用和空间检测中具有更出色的信噪比，因而成为 1x...
随着半导体技术节点不断缩减，对芯片制造的精度和均匀性要求也越来越严格，从而推动了过去十年来硅刻蚀反应腔的首次全面重新设计。 由此打造的应用材料公司 Centris Sym3 系统，可在关键的刻蚀应用中以前所未有的强大芯片内特征控制能力，提供世界一流的跨晶圆均匀性，在 1x...
开创性的 Applied Centris 平台集成了多达八个工艺腔室 – 六个刻蚀反应腔和两个等离子清洗腔。 自动化机械臂可实现高速传送，使系统每小时可加工多达 180 片晶圆 – 速度几乎是同类竞争产品的两倍。
...
反应腔室采用先进材料，可实现“清洁模式”操作，从而降低设备拥有成本，提高产能。 此外，它还消除了第一晶圆效应，从而确保晶圆工艺的可重复性，这一点已获得生产验证。
AdvantEdge Mesa 在晶圆最外缘的刻蚀深度不均匀性 <1% ，且具有 <...
应用材料公司的 Avatar 系统可逐步调节和控制温度，对于每个刻蚀工序都能确保正确的温度设定点和稳定性，再加上三倍频功率输出和多区域气体喷射，在保持基准形貌控制的同时，能达到极其可观的刻蚀深度。客户能够以高产量制造性能高、可靠耐用的下一代器件，...
在 DPN HD 氮化工艺中，使用低能量脉冲等离子向氧化硅介电层注氮，以在栅叠层的氮氧化硅/多晶硅界面层形成所需的高氮浓度，在硅/氮氧化硅界面层形成低氮浓度，从而保持较高的沟道迁移率。新的化学材料和直接高温晶圆加热工艺，可生成更多剂量的氮来满足 3X 和 2Xnm...
接近每个节点时，必须缩减叠层厚度以满足不断降低的等效氧化层厚度 (EOT) 目标，从而达到期望的器件性能。微缩至 22nm 及以下时，需要采用原子层沉积 (ALD) 技术才能获得超薄的高 k 介电层。为进一步缩减等效氧化层厚度 (EOT)，需要利用等离子氮化工艺，...
CMOS 技术需要两种类型的晶体管：PMOS和NMOS。对于 PMOS，向沟道施加压缩应力（挤压晶格）最有利于改善其性能，这可以缩短纵距，增强原子间的键耦合，从而提升空穴迁移率。而对于 NMOS，则需要拉伸应力（拉伸晶格），以便增加纵距，...
器件制造商正在使用各种方案来集成芯片，以便最大限度地提高功能体积比。TSV 技术通过创建垂直通道来实现 3D 互连，这些通道作为集成电路组件，起到连接堆叠芯片或晶圆的作用。
在芯片或晶圆之间建立垂直连接，需要深硅刻蚀工艺，应用材料公司的Centura...
EUV 光掩膜与传统的光掩膜截然不同，后者是有选择性地透射 193nm 波长的光线，将电路图形投射到晶圆上。EUV 光刻采用 13.5nm 波长的光源，所有光掩膜材料都不透明，由复杂的多层反射镜将电路图形反射到晶圆上。这种多层 EUV 光掩膜在保持反射率的同时，...
应用材料公司的 Centura Tetra Z 光掩膜刻蚀系统性能一流，可满足 10nm 及以下逻辑和存储器件的光掩膜刻蚀需求。新系统进一步提升了业内领先的 Tetra 平台的能力，提供了最佳的 CD 性能，以应对先进分辨率增强技术及将浸没式光刻延伸至四重图形曝光。...
该系统的反应器采用独特设计和工艺技术，既可沉积无掺杂薄膜，又可沉积掺杂薄膜，应用十分广泛，包括沉积浅沟槽隔离层（STI）、金属前电介质层、层间电介质层（ILD）、金属层间电介质层（IMD）和钝化保护层。
钨的电阻率低，电迁移性极小，长期以来一直在逻辑和存储器件中用作接触孔和中段（最底层）连接线（将晶体管与集成电路其余部分相连）的首选填充材料。在早先的技术节点中，由于器件尺寸较大，因而可以使用共形 CVD 沉积法进行钨填充集成。不过，在当前最先进的技术节点下，...
该系统将创新的 ALD 钨成核层技术与高产量的 Sprint CVD 钨批量填充工艺相结合，生成无空隙并与 CMP（化学机械研磨）工艺兼容的钨插头。
ALD 工艺将成核厚度从典型的 300Å 化学气相沉积值减到薄至 12Å，同时保持出色的阻挡性能，便于与...
应用材料公司的 Charger UBM PVD 系统为用于芯片封装的金属沉积生产效率和可靠性确立了新的标准。该 Charger 系统专为 UBM、重新分布层 (RDL) 以及 CMOS 图像传感器应用而设计，其线性架构的晶圆输出是其他同类产品两倍以上，从而提供最高生产效率...
应用材料公司的 Endura ALPS（先进低压源）Cobalt PVD（物理气相沉积）系统为高深宽比结构的栅极和接触孔应用提供简单的高性能金属硅化物解决方案。ALPS 技术将钴延伸至 90nm 技术节点以下，可提供优良的钴底部覆盖，且不会对器件造成等离子损伤，...
Endura Al Slab 物理气相沉积 (PVD) 系统可在逻辑和动态随机存储器 (DRAM) 器件的钨塞上沉积铝材料，以形成金属布线。 该系统可带来极佳的抗电迁移能力和表面形貌，拥有成本低，可靠性高。
Endura PVD Al Slab 系统将...
迄今为止，电离物理气相沉积 (PVD) 已能在所有电镀表面达到所需的覆盖厚度和连续性。但是，当节点小于 2xnm 时，即使采用最优化的阻挡层/种子层工艺，覆盖完好无任何凸悬，也无法控制特征深宽比来满足电镀要求。
Endura Avenir 系统的 RF PVD 解决了 22nm 及以下节点的高 K / 金属栅极应用以及逻辑接触硅化物问题。
对于高 K / 金属晶体管，Avenir 系统为前栅极和后栅极集成方案提供了各种解决方案，...
通过革新用于氮化钛 (TiN) 薄膜的物理气相沉积 (PVD) 技术，Endura Cirrus HTX TiN 解决了下一代设备的硬掩膜可扩展性挑战。 随着芯片特征尺寸的进一步缩小，硬掩膜创新对于更复杂微小互连结构的精确图形化至关重要。 借助在 PVD...
EnCoRe II Ta(N) 腔的厚度调优功能使客户能够降低阻挡层的厚度，以便将线性电阻微缩到 3x/2x 节点的水平，同时通过出色的底部和侧壁覆盖层减少电迁移和应力迁移。对于铜晶种层，EnCoRe II RFX Cu 腔采用了创新的磁控运动、磁通量控制和高再溅射比机制...
