skip to main content

晶圓級封裝

應用材料公司是晶圓級封裝 (WLP) 製程的業界龍頭,我們的先進封裝設備套組種類廣泛,包括電氣化學沉積物理氣相沉積蝕刻化學氣相沉積化學機械平坦化,讓客戶能應用任何封裝技術,從覆晶扇出晶圓級封裝 (FOWLP) 到矽穿孔 (TSV) 都沒問題。

我們在新加坡建立了最先進的封裝開發中心,專供技術研發和客戶合作使用。透過專用的覆晶、FOWLP 和矽穿孔的全流程生產線,我們可以更快地轉換到新的封裝方案,縮短生產週期時間,降低風險。

WLP 技術方案是在晶圓上封裝晶片,而非先將晶圓切割成各別晶片再進行封裝。這種技術方案可提供更大的頻寬、更快的速度、更佳的可靠度,使用的功率卻更低;此外還能為多晶片封裝提供廣泛的封装外型,這種封裝可用於行動消費性電子產品、高速電腦運算、電子遊戲機、 人工智慧和 物聯網裝置。WLP 讓業界的技術從 IC 打線接合發展為覆晶封裝、2.5D 中介層、矽穿孔技術,以及最近的高密度 2D 與 3D 扇出技術。現今的業界並沒有單一公認的 WLP 技術標準,根據封裝外型、成本、功耗、效能及可靠度的相對重要性不同,會使用不同的技術方案。

在 WLP 之前,IC 打線接合是用晶片邊緣所附的導線,將晶片連接到基板上,晶片的四周只能裝有這麼多的導線,因而限制了資料傳輸的能力。此外,導線相對較長,造成延遲時間及浪費功率。這些年來,由於電路根據摩爾定律不斷縮小,加上這些導線的直徑縮短,彼此的距離也跟著縮短,IC 打線接合技術逐漸轉換到覆晶封裝。這種技術以晶圓頂端佈滿的「凸塊」(亦即併接點或接盤)取代導線,因而增加了電氣連接的表面密度。晶圓被切割成粒時,晶片會被翻面並附在使用銅柱的基板上。

當晶片的輸入 / 輸出增加時,連接密度就需要隨之提高。可以採用內有導體金屬線的重佈線路層(或稱 RDL)來重新布局晶片表面的連接。RDL 還能在所謂的「系統級封裝」(SIP) 中結合不同晶片的功能,通常出現在手機。 SIP 能執行電子系統的全部或大多數功能,SIP 晶片能垂直堆疊或水平排列,透過凸塊或銲線連接。然而,在這些不同的佈局中,線路長度都是以毫米為單位,限制了攜帶資料的頻寬,且在某些應用中會意外消耗更多功率。

透過堆疊晶片並使用其中的垂直互連,就能加大頻寬並減少功耗。這項矽穿孔技術也可以利用透過銅柱連接至基板的矽中介層,連接同一層面上的晶片。矽中介層有垂直連接的矽穿孔,還有水平連接的多層緻密銅導線。這項技術俗稱 2.5D,可用於伺服器、電子遊戲機、影像感測器及其他高性能系統。當矽穿孔支援的晶片是上下堆疊,並以凸塊(必要時再加上 RDL)互連時,就形成 3D 的積體電路。矽穿孔可用於行動應用程式中的堆疊式 DRAM、堆疊式 NAND,或處理器 DRAM 堆疊。

FOWLP 在業界是一種新興的矽穿孔替代方案,因為它能以更加經濟的方式在緊密空間中達到高互連密度,如此一來就能製作更薄化的封裝與更多樣化的外型。 在 FOWLP 中,單一晶片會被重新整合進以低成本聚合材料製造的人工晶圓裡,彼此之間還有額外空間供其互連。 RDL 會重新佈局晶片與週邊區域的連接。  FOWLP 的好處包括提升每瓦效能,外型也可以更多樣化。