ALD 是當今最先進的平面元件及產業轉型至三維架構的關鍵推手。應用材料 ALD 系統會以一次產生一小部份單層的方式，在晶圓上面沉積各類氧化物、金屬氮化物和金屬物，並在先進的電晶體、記憶體和導線應用中建立多個超薄層。
此系統結合創新的原子級鎢成核技術和高產能 Sprint 化學氣相沉積製程，可提供無縫隙的鎢填洞技術、且能和後續CMP製成相容.
原子層沉積的製程可將成核層的厚度，由一般典型CVD所需的 300 埃降至 12 埃，並且同時能與 PVD Ti/MOCVD...
View product detail
鎢的電阻率低，電遷移性極小，長期以來一直運用在邏輯製程和記憶體元件中，用作填充接觸點和中段 (最底層) 的導電層連接 (將電晶體與積體電路其餘部分相連) 的首選材料。在早期技術中，由於元件尺寸較大，因而可以使用 CVD 均勻沉積法進行鎢填充整合。不過，在當前最先進的技術下...
堆疊的厚度必須隨著各個節點縮減，符合不斷縮減的等效氧化層厚度 (EOT)，以達到元件期許的效能。尺度微縮至 22 奈米以下時，需採用原子層沉積 (ALD) 方能達到超薄的高介電常數薄膜層。為了更進一步縮減等效氧化層厚度，需採用電漿氮化，將控制劑量的氮加入堆疊中，...
本系統採以 ALD (原子層沉積) 技術為主的經濟效益方式，提供覆蓋率達 90% 以上超薄、均勻、優質阻障薄膜，將客戶目前安裝的 iLB PVD/CVD 系統製程水準擴展至 32 奈米及更先進節點。 此系統沉積氮化鈦薄膜時，電漿損害或高介電值材料特性的不良改變等風險都很小...
製程持續微縮推動元件效能邁向全新水準。ALD 對製造三維 NAND 和邏輯 FinFET 中越來越多的元件關鍵製程步驟至關重要。雖然使用 ALD 製程達到均勻一致的薄膜厚度，對臨界線寬控制仍然很重要，但 ALD 必須達到更多需求，...
