skip to main content

封装

为满足形状系数减小的电子器件和不断缩小的晶片封装尺寸带来的需求,行业长期讨论的集成电路垂直集成工艺,最终在半导体制造中用于量产。

随着这一发展,对经济高效的硅通孔工艺的需求已成为当前先进 IDM 和代工能力(包括 ≤200mm 生产)日益重要的一部分。随着集成到垂直封装中的器件类型向更小的直径扩展,需要深宽比更高的通孔。这为用于确保高可靠性、低电阻接触孔的刻蚀与沉积工艺带来了越来越严峻的挑战。

这些薄膜与刻蚀工艺与集成电路制造中使用的工艺类似,但需要对这些大型特征(通常为 5-25µm)进行优化。所需工艺包括硅和氧化膜的深反应粒子刻蚀、电介质衬层和 PVD 衬层/阻挡薄膜的共形沉积以及无孔洞插塞填充。

Related Products