skip to main content

ウェーハレベルパッケージング

アプライド マテリアルズは、ウェーハレベルパッケージング(WLP)プロセスにおいて、業界をリードしています。ECDPVDエッチングCVDCMPを含む先進のパッケージング向けの装置を幅広く取り揃え、お客様においてフリップチップからファンアウト、ウェーハレベルパッケージング(FOWLP)、Si貫通電極(TSV)まで、あらゆるパッケージングスキームの導入を実現します。

アプライド マテリアルズは、テクノロジーR&Dとお客様との協業のため、シンガポールに最先端のパッケージング開発センターを設立しました。フリップチップ、FOWLP、TSVに特化したフルフローのラインにより、アプライド マテリアルズは、新たなパッケージングスキームへの迅速な移行、短い生産サイクルを実現し、リスクを低減します。

WLPでは、ウェーハをまずスライスして個々のチップにしてからパッケージングするのではなく、ウェーハ上でチップをパッケージングするスキームを含みます。このようなスキームは、より少ない消費電力で、より大きな帯域幅、スピード、および信頼性を提供します。モバイルコンシューマ機器、ハイエンド・スーパーコンピューティング、ゲーム、人工知能、インターネット関連製品で使用される、マルチチップ・パッケージに、より幅広いフォームファクタを提供します。WLPは、ワイヤボンディングからフリップチップパッケージング、2.5Dインターポーザ、TSVテクノロジー、また最近では高密度2Dおよび3Dファンアウトスキームへと、業界の進化を可能にしました。今日、業界標準とされているWLPスキームはひとつではありません。フォームファクタ、コスト、消費電力、性能、信頼性といった、相対的に重要な要素によって、異なるスキームが採用されます。

WLP以前は、ワイヤボンディングにより、チップの端に取り付けられたワイヤでチップを基板に接続していました。多くのワイヤがチップの周りにあるだけで、データ転送能力は制限されます。ワイヤはまた、比較的長いため、タイムラグや電力の損失がありました。長年にわたり、ムーアの法則によって回路が縮小されるに連れ、これらのワイヤの直径は小さく、相互に密接するようになり、ワイヤボンディングはフリップチップパッケージングへと移行されました。このスキームでは、電気的接続の空間密度を増加させるため、ウェーハ表面のワイヤを「バンプ」(例:配線ポイントもしくはパッド)で置き換えます。ウェーハをダイシングした後、チップは反転させられて銅ピラーで基板に接続されます。

チップの入出力が増加するに連れ、より高い配線密度が必要になります。伝導メタルラインを含む再配線層(RDL)は、チップ表面の接続を再配線するために使用することができます。RDLはまた、携帯電話で一般的に採用されている、異なるチップ機能の組み合わせを、いわゆる「システム・イン・パッケージ」(SiP)で可能にします。SiPは電気システムのほぼすべての機能を実行します。SiPチップは垂直に積層したり、水平にタイル状に設置することができ、バンプやワイヤボンディングで接続されます。これらのさまざまなレイアウトにおいて、ワイヤの長さはミリ単位で、データ転送の帯域幅を制限し、アプリケーションによっては望ましくないレベルの電力を消費します。

垂直配線で貫通したチップをスタッキングすることにより、より広い帯域幅と少ない消費電力を達成することができます。このTSVテクノロジーはまた、銅ピラーを通して基板に接続される、シリコンインターポーザで同じ平面にあるチップも接続することができます。シリコンインターポーザでは、TSVが垂直に走り、複数層の高密度な銅配線が水平に走っています。2.5Dと呼ばれるこのテクノロジーは、サーバー、ゲーム機、イメージセンサ、その他の高性能システムに使用可能です。TSV対応のチップを互いに積み重ね、バンプ(および必要であればRDL)で配線すると、3D集積チップを形成します。TSVは、スタックドDRAM、スタックドNAND、もしくはモバイル機器のプロセッサ-DRAMスタックにも使用可能です。

FOWLPは、小さなスペースで高密度の配線を達成する、より経済的な方法としてTSVを代替するものです。より薄いパッケージとより幅広いフォームファクタが可能になります。FOWLPでは、低コストの高分子材料で作られた人工ウェーハに、配線のために余分にお互いのスペースを開けた単一のチップを再構成します。RDLは、チップ上の接続を周辺領域に際配線します。FOWLPの利点は、ワット当たりの性能の向上と、幅広いフォームファクタです。