skip to main content

配線

配線 は、集積回路(IC)が全体および外界に対して機能するように接続し、ICにとって道や高速道路の役割を担っています。配線レベル(もしくはメタル層)の数はデバイスの複雑さによって変わり、ビアと呼ばれるエッチングされた穴に接続されます。これらの入り組んだ構造の作成は、チップ製造において最も難しいプロセスかつ、コスト削減が求められる部分です。配線は屈折しながらデバイスの増え続けるメタル層をめぐり、その影響は絶縁膜の革新による高密度なワイヤリング、およびこれらを実現するために必要とされる、新たなプロセスステップに及んでいます。

アプライド マテリアルズが果たす役割とは?

アプライド マテリアルズが有する一連のテクノロジーは、配線製造に求められるすべてのプロセスを網羅しています。

  • 絶縁体の成膜と特化した処理
  • 銅で充填されるビアやトレンチを作成する絶縁体エッチング
  • ショートの原因となる、銅の絶縁体への拡散を防ぐバリア成膜
  • トレンチやビアを充填する電気成膜を促進する銅シード層成膜
  • バルク銅の電気成膜
  • 銅の過度な積層を除去し、製造工程の次のステップでスムーズなウェーハ表面を生成するための化学機械研磨

 

フィーチャの寸法が小さくなるに連れ、メタル配線とその間隔も狭くなっています。シリケートガラスは絶縁媒体として適さなくなっています。より高速なデバイス性能と低い消費電力を実現するために、さらに低い静電容量(もしくはk値)の絶縁体が必要とされています。過去数世代のデバイスにわたり、アプライド マテリアルズは、より低いk値で隔離効果の高い、より多孔質の絶縁体層を開発してきました。k値を0.4(1層の膜生成において)削減することで、配線の必要電力は10%低減されます。アプライド マテリアルズの絶縁体層は、業界標準として世界中の工場で使用されています。

これらのLow-kおよび超Low-k層の性能は、機械強度と電気特性を最適化するため、紫外線硬化や他の後処理によって強化されます。これらの膜は後に続く150にも及ぶプロセスステップ、さらにその後のチップパッケージング工程に耐えなければなりません。使用される強い薬液とプラズマが、k値の好ましくない増加を引き起こす可能性があります。アプライド マテリアルズが開発した革新的な処理は、絶縁体を強化し、デバイスの電力消費を低減する効果があることが、電気的検査によって確認されています。

メタライゼーションプロセスもまた、より小さな形状において、新たな課題に直面しています。シード層は、銅がターゲットからスパッタされ(たたき出され)、ウェーハに積層される物理気相成長(PVD)によってが生成されます。狭く、垂直の側壁を伴う高アスペクト比のフィーチャでは、特に側壁の底部に向かうに連れて、均一なシードカバレージの生成が大きな課題となっています。この層の不均一性は、歩留まりに影響する銅フィルのボイドを引き起こす可能性があります。同時に、より高いアスペクト比は電気成膜プロセスにおいて、欠陥フィルのリスクを高めます。PVD分野で長年の実績を有する、アプライド マテリアルズの直近の革新であるボトムアップフィル技術が、シード層のカバレージにおける課題を克服しました。この技術は、フィーチャを銅で部分的に充填することで、ダウンストリームステップからのプロセス要求を排除し、電気成膜でのアスペクト比を低減しました。シード層成膜におけるこの発展を補足する、アプライド マテリアルズの電気成膜テクノロジーは、最適化された薬液でウェーハ全体にボイドフリーの銅めっきを実現します。

配線レベル数の増加に伴い、化学機械研磨(CMP)が採用される機会が増加しました。成膜された各層は、後続のリソグラフィー工程のために研磨されなければなりません。研磨をしないと層が非常に不均一になり、リソグラフィーが届く深度から外れる範囲が拡大し、パターンの生成を妨げることになります。アルミCMPが銅CMPに置き換えられただけではなく、フィーチャサイズと膜厚が劇的に縮小されています。アプライド マテリアルズの革新により、システムのトポグラフィーへの感度が向上し、性能モニタリングが導入されたことにより、平坦化プロセスの精確な制御が可能になりました。