刻蚀工艺去除晶圆表面的特定区域，以沉积其它材料。
刻蚀工艺去除晶圆表面的特定区域，以沉积其它材料。
“干法”（等离子）刻蚀用于形成电路，而“湿法”刻蚀（使用化学浴）主要用于清洁晶圆。 干法刻蚀是半导体制造中最常用的工艺之一。 开始刻蚀前，晶圆上会涂上一层光刻胶或硬掩膜（通常是氧化物或氮化物），然后在光刻时将电路图形曝光在晶圆上。 刻蚀只去除曝光图形上的材料。 在芯片工艺中，图形化和刻蚀过程会重复进行多次。
刻蚀工艺分为导体刻蚀、介电质刻蚀或多晶硅刻蚀，分别用于去除晶圆上不同类型的薄膜。例如，刻蚀氧化层以留下“氧化绝缘体”来分隔器件时，会用到介电质刻蚀；多晶硅刻蚀用于制作晶体管内的栅极；采用介电质刻蚀来刻蚀用于铺设金属导电路径的通孔和沟槽；同时，金属刻蚀可去除铝、钨或铜层，以在逐级叠加的芯片结构中生成互联导线图形。
等离子刻蚀是将电磁能量（通常为射频（RF））施加到含有化学反应成分（如氟或氯）的气体中实现。等离子会释放带正电的离子来撞击晶圆以去除（刻蚀）材料，并和活性自由基产生化学反应，与刻蚀的材料反应形成挥发性或非挥发性的残留物。离子电荷会以垂直方向射入晶圆表面。这样会形成近乎垂直的刻蚀形貌，这种形貌是现今密集封装芯片设计中制作细微特征所必需的。一般而言，高蚀速率（在一定时间内去除的材料量）都会受到欢迎。
工艺所用化学物质取决于要刻蚀的薄膜类型。介电刻蚀应用中通常使用含氟的化学物质。硅和金属刻蚀使用含氯成分的化学物质。在工艺中可能会对一个薄膜层或多个薄膜层执行特定的刻蚀步骤。当需要处理多层薄膜时，以及刻蚀中必须精确停在某个特定薄膜层而不对其造成损伤时，刻蚀工艺的选择比就变得非常重要。选择比是两个刻蚀速率的比率：被去除层的刻蚀速率与被保护层的刻蚀速率（例如刻蚀掩膜或终止层）。掩模或停止层）通常都希望有更高的选择比。
如上所述，反应离子刻蚀（RIE）的目标是在物理刻蚀和化学刻蚀之间达到最佳平衡，使物理撞击（刻蚀率）强度足以去除必要的材料，同时适当的化学反应能形成易于排出的挥发性残留物或在剩余物上形成保护性沉积（选择比和形貌控制）。采用磁场增强的 RIE 工艺，通过增加离子密度而不增加离子能量（可能会损失晶圆）的方式，改进了处理过程。
理想情况下，晶圆所有点的刻蚀速率都一致（均匀）。晶圆不同点刻蚀速率不同的情况称为非均匀性（或者称为微负载），通常以百分比表示。减少非均匀性和微负载是刻蚀的重要目标。
应用材料公司一直以来不断开发具有成本效益的创新解决方案，来应对不断变化的蚀刻难题。这些难题可能源自于器件尺寸的不断缩小；所用材料的变化（例如高 k 薄膜或多孔超低 k 介电薄膜）；器件架构多样化（例如FinFET 和三维 NAND 晶体管）；以及新的封装方式（例如硅穿孔（TSV） 技术）。
