skip to main content

메모리

거의 40년 동안 무어의 법칙이 지켜졌지만 전통적인 2차원 메모리 칩에서 형상 크기를 줄여서, 즉 "미세화"를 통해서 저장 용량을 높이는 것이 매우 어려워지고 있습니다.

예를 들어 첨단 25nm 플래시 메모리 칩은 1비트의 정보를 저장하는 데 약 100개의 전자를 사용합니다. 수백만 번의 읽기/쓰기 작업에서 이러한 분량의 전자를 높은 신뢰도를 유지하면서 저장하기는 매우 어렵습니다.

비트 크기를 줄이지 않고 저장 밀도를 더 높이기 위해서 제조사들은 DRAM과 NAND 칩에 대해 더 적층된 새로운 구조로 전환하고 있습니다. 어플라이드는 이러한 중요한 설계 변화에 대응하기 위한 시스템을 개발해서 제조사들에게 솔리드 스테이트 하드 드라이브와 기타 메모리 집중형 모바일 응용 분야를 위해 고신뢰성, 저비용의 메모리 칩을 생산할 수 있는 능력을 제공합니다.

차세대 DRAM

기존의 DRAM 설계에서는 각각의 저장용 커패시터를 제어 회로와 어드레스 라인으로 둘러쌉니다. 각 칩에 더 많은 비트를 채우기 위해서 주요 메모리 제조사들은 그 대신에 어드레스 라인을 실리콘 웨이퍼의 커패시터 아래에 매몰합니다. 어플라이드는 이러한 새로운 접근법을 구현하도록 설계된 다양한 제조 시스템으로 이러한 새로운 설계를 위한 당면 과제를 해결했습니다.

차세대 NAND 칩

기존의 플래시 메모리 셀로는 더 이상 미세화가 어려워짐에 따라 많은 주요 제조사들이 "3D 적층형 NAND"라고 부르는 기술을 개발하고 있습니다. 여러 개의 2D 메모리 어레이를 서로 적층하기 때문에 각 셀의 크기를 줄이지 않고도 칩의 용량을 높일 수 있습니다. 어플라이드의 혁신적인 시스템은 플래시 메모리 제조사들이 이러한 뛰어난 신기술을 구현하도록 돕습니다.