skip to main content

導線

導線 (interconnect) 是積體電路 (IC) 的電子通路,將積體電路的元件連接到整體功能和外部世界。導線層 (或金屬層) 的數目取決於元件的複雜度,並且是透過蝕刻孔 (稱導孔) 來互相連接。製造這些複雜結構是晶片製造中製程最密集且成本最易受影響的部分之一。元件內導線轉折點是繞著元件金屬層數量增加而轉變,且更高的佈線密度對絕緣薄膜演變和所需的新製程步驟都產生了影響。

應用材料扮演什麼角色?

應用材料一系列技術關係著並促成導線製造所需的每個製程:

  • 絕緣體 (介電質) 沉積和特殊處理
  • 介電質蝕刻可製造以銅填充的溝槽和導孔
  • 障礙沉積能防止銅擴散到介電質後造成短路
  • 銅晶種層沉積有助形成電鍍並填充溝槽和導孔
  • 大量的銅電鍍
  • 化學機械平坦化可移除過量銅質,並產生平滑的晶圓表面,以利進行製造流程中的下個步驟

 

隨著線寬尺寸的縮小,金屬線的寬度及其間距也隨之縮小。矽玻璃不再適合作為絕緣介質。介電質必須具備較低電容 (或介電值),才可達到更快的元件效能和更低的功耗。過去的幾代元件中,應用材料公司已開發出越來越多的多孔介電質薄膜,以逐漸降低的介電值 (k 值) 成為有效絕緣體。新一代薄膜的介電值減少 0.4,導線功率需求會降低 10%。應用材料的介電質薄膜已成為全球晶圓廠採用的業界標準。

這些低介電值和超低介電值薄膜的效能透過紫外線固化和其他後處理獲得提升,使其機械強度和電氣特性達到最佳化。此薄膜在晶片封裝程序之期,必須承受多達 150 道的後續製程步驟。過程中所用的破壞性化學物質和電漿可能會導致介電值不必要的增加。應用材料開發的創新處理方式可強化介電質,且電氣測試證實這些方式可有效降低元件功耗。

金屬化製程在處理較小的幾何結構方面也面臨全新挑戰。晶種層是透過物理氣相沉積 (PVD) 產生;PVD 是將銅從靶材濺鍍 (或濺射) 到晶圓上的視距製程。在具備垂直側壁的狹窄、高深寬比線寬中,製造出均勻的晶種層已形成鉅大挑戰,特別在側壁的底部。此薄膜層中的不連續性可能會在銅填充中造成限制良率的孔洞。同時,較高深寬比也會增加電鍍製程中產生瑕疵填充的風險。應用材料公司長期以來一直是物理氣相沉積方面的領導者,最近的技術創新採取由下向上的填充技術解決了晶種層的覆蓋挑戰,透過部分用銅填充線寬來降低下游步驟的製程要求,減少電沉積的線寬深寬比。應用材料公司電鍍技術可加強晶種層沉積的先進技術,真正做到無孔洞銅鍍層,並利用最佳化化學物質使整個晶圓達到均勻沉積。

導線層數量愈多,化學機械平坦化 (CMP) 機會也愈多。每個沉積層必須經過研磨,確保隨後的微影製程達到平坦表面。未完成此程序,沉積層可能會變得越來越不均勻並延伸到可用微影的焦距深度之外,影響形成圖案的能力。銅化學機械平坦化製程不僅取代了鋁化學機械平坦化,線寬尺寸和薄膜厚度也顯著縮小。應用材料創新技術加強系統對表面形貌的靈敏度,並具備整合的效能監控,能夠精確控制平坦化製程。