skip to main content

封裝

為滿足形狀係數減小的電子元件和不斷縮小的晶片封裝尺寸帶來的需求,業內長期討論的積體電路垂直集成製程,最終在半導體製造中用於量產。

隨著這項發展,對經濟高效的矽穿孔製程的需求已成為當前先進 IDM 和代工能力(包括 ≤200mm 生產)日益重要的一部分。隨著整合到垂直封裝中的元件類型向更小的直徑擴展,需要深寬比更高的導孔。這為用於確保高可靠性、低電阻接觸孔的蝕刻與沉積製程帶來了越來越嚴峻的挑戰。

這些薄膜與蝕刻製程與積體電路製造中使用的製程類似,但需要對這些大型特徵(通常為 5-25µm)進行最佳化。所需製程包括矽和氧化膜的深反應粒子蝕刻、介電質襯層和 PVD 襯層/阻擋薄膜的均勻沉積以及無縫隙插塞填充。

Related Products