应用材料公司的高功率电子束蒸镀系统可以蒸镀多种不同的金属与氧化物。此工艺提供所有真空镀膜制程中最快的涂覆速度。为了达到较高的涂覆均匀度，横向和纵向都必须要有一个闭环在线控制系统。与在线测量系统相结合的ESCOSYS™系统就满足了这个需求。
View product detail
TopCoil™平台让应用材料公司的感应加热坩埚技术蒸镀组合更加完美，是针对需求强劲、低缺陷应用的解决方案，并能够沉积多种材料。
适用于有机表面涂覆的两种先进氧化铝制程与选项
我公司真空金属镀膜机的特色是：在聚合物基膜和纸张上进行灰阶及图案化结构的在线图案镀膜，不仅减少一个工艺步骤，还可实现差异化包装。
TopMet系统的涂覆速度高达每秒20米，具有无与伦比的生产效率并获得众多设计奖项，代表着工程界真正的卓越性。应用材料公司在卷绕镀膜产品的研制方面具备60多年的经验，并已在世界各地安装了700多套系统，是卷对卷真空镀膜及金属化解决方案市场的领导者。
要达到世界一流水准的光掩膜 CD 均匀度，首先就要确保高质量的光刻胶涂布。在纳米级应用中，很多细微的因素变得重要，包括腔室空气的纯度、温度和湿度，掩模表面的预处理，光刻胶分配和旋涂特性，以及涂胶后烘焙形貌控制。
Sigmameltec 的 CTS...
敏感性掩模材料和掩模使用环境在推动着 193i 和 EUV 光刻中使用的光掩膜清洗方法的发展。掩模清洗工艺已从侵蚀性化学处理演变为更温和的化学制剂结合高频超声波来完成，以去除更小的微粒，获得更洁净的掩模面。
Sigmameltec 的 MRC...
在光掩模制造中使用化学放大型光刻胶，需要严格控制曝光后烘焙 (PEB) 步骤，以完成图形曝光引发的化学反应。最终图形尺寸受烘焙温度和时间的影响，因此烘焙条件必须保持一致且可重复，以确保将曝光工具的 CD 均匀度如实地转印到掩模上。由于烘焙步骤的总热预算对 CD 有显著影响...
在经过严格控制的涂胶、曝光和烘焙工艺处理后，曝光后的光刻胶图案的准确显影，对于保持光掩膜原有的 CD 均匀度至关重要。这需要在掩模表面均匀同步地分配显影液；需要足够的流量来避免显影液损耗，并在所有掩模特征尺寸上实现最佳 CD 线性度；必须隔离各个化学步骤，...
开创性的 Applied Centris 平台集成了多达八个工艺腔室 – 六个刻蚀反应腔和两个等离子清洗腔。 自动化机械臂可实现高速传送，使系统每小时可加工多达 180 片晶圆 – 速度几乎是同类竞争产品的两倍。
...
随着半导体技术节点不断缩减，对芯片制造的精度和均匀性要求也越来越严格，从而推动了过去十年来硅刻蚀反应腔的首次全面重新设计。 由此打造的应用材料公司 Centris Sym3 系统，可在关键的刻蚀应用中以前所未有的强大芯片内特征控制能力，提供世界一流的跨晶圆均匀性，在 1x...
Centura DxZ CVD 系统可提供这些薄膜所涉及的大量工艺。应用材料公司在电介质 CVD 薄膜领域的优势基础，始于 TEOS、基于硅烷的氧化物和氮化物，进而又扩大到在先进芯片制造工艺（包括低 k、应变工程以及光刻薄膜）领域占据领先地位。
此外，...
应用材料公司获得过专利的 Ultima HDP-CVD 反应器设计和工艺技术可以为多种应用沉积无掺杂 (USG) 和掺杂（PSG 和 FSG）薄膜，这些应用包括浅沟槽隔离层 (STI)、金属前电介质层 (PMD)、层间电介质层 (ILD)、金属层间电介质层 (IMD)...
反应腔室采用先进材料，可实现“清洁模式”操作，从而降低设备拥有成本，提高产能。 此外，它还消除了第一晶圆效应，从而确保晶圆工艺的可重复性，这一点已获得生产验证。
AdvantEdge Mesa 在晶圆最外缘的刻蚀深度不均匀性 <1% ，且具有 <...
应用材料公司的 Avatar 系统可逐步调节和控制温度，对于每个刻蚀工序都能确保正确的温度设定点和稳定性，再加上三倍频功率输出和多区域气体喷射，在保持基准形貌控制的同时，能达到极其可观的刻蚀深度。客户能够以高产量制造性能高、可靠耐用的下一代器件，...
在 DPN HD 氮化工艺中，使用低能量脉冲等离子向氧化硅介电层注氮，以在栅叠层的氮氧化硅/多晶硅界面层形成所需的高氮浓度，在硅/氮氧化硅界面层形成低氮浓度，从而保持较高的沟道迁移率。新的化学材料和直接高温晶圆加热工艺，可生成更多剂量的氮来满足 3X 和 2Xnm...
应用材料公司的 Centura Epi 系统是经过全球生产验证的 ~900 200mm 腔室单晶圆、多反应腔室外延硅沉积系统。每个采用辐射加热的工艺腔室均可以提供精确和可重复的沉积条件控制，并可以实现完全无滑移的薄膜、出色的薄膜厚度和电阻率均匀性，以及低缺陷水平。...
在新的 200mm 技术上，应用材料公司 Centura 刻蚀反应器解决了以下难题：MEMS 深宽比 >100:1 的硅刻蚀、SJ MOSFET 一体化硬掩模开槽带以及面向 LED 和功率器件的氧化铟锡和氮化镓等新材料。目前，约有 2,000 台 Centura...
接近每个节点时，必须缩减叠层厚度以满足不断降低的等效氧化层厚度 (EOT) 目标，从而达到期望的器件性能。微缩至 22nm 及以下时，需要采用原子层沉积 (ALD) 技术才能获得超薄的高 k 介电层。为进一步缩减等效氧化层厚度 (EOT)，需要利用等离子氮化工艺，...
钨的电阻率低，电迁移性极小，长期以来一直在逻辑和存储器件中用作接触孔和中段（最底层）连接线（将晶体管与集成电路其余部分相连）的首选填充材料。在早先的技术节点中，由于器件尺寸较大，因而可以使用共形 CVD 沉积法进行钨填充集成。不过，在当前最先进的技术节点下，...
The system combines innovative ALD tungsten nucleation layer technology with the high-throughput Sprint CVD tungsten bulk fill process...
CMOS 技术需要两种类型的晶体管：PMOS和NMOS。对于 PMOS，向沟道施加压缩应力（挤压晶格）最有利于改善其性能，这可以缩短纵距，增强原子间的键耦合，从而提升空穴迁移率。而对于 NMOS，则需要拉伸应力（拉伸晶格），以便增加纵距，...
器件制造商正在使用各种方案来集成芯片，以便最大限度地提高功能体积比。TSV 技术通过创建垂直通道来实现 3D 互连，这些通道作为集成电路组件，起到连接堆叠芯片或晶圆的作用。在芯片或晶圆之间建立垂直连接，需要深硅刻蚀工艺，应用材料公司的Centura Silvia Etch...
