첨단 메모리 기술

약 40년 동안 적용된 온 무어의 법칙 이후 기존 2D 메모리 칩의 크기는 줄이면서 저장 용량은 늘리는 일종의 '스케일링(scaling)' 방식은 점점 그 한계를 드러내고 있습니다. 예를 들어, 25nm 급 첨단 플래시 메모리 칩은 약 100개의 전자를 사용해 정보를 저장합니다. 이러한 전자들을 수 백 만번 이상의 읽기/쓰기 사이클을 지나는 동안 안정적으로 유지하는 일은 그 자체가 도전이자 커다란 성취입니다.

제조업체들은 칩의 크기를 스케일링하지 않고도 저장 밀도를 높일 수 있는 적층 아키텍쳐 기술을 모색하고 있으며 이 새로운 기술은  DRAM과 NAND 플래시 칩 모두에 적용 가능합니다. 어플라이드 머티어리얼즈는 이 중요한 설계상의 변화를 실현할 수 있는 시스템을 개발하여 솔리드 스테이트 하드 드라이브(SSD) 및 기타 메모리 집약적 모바일 애플리케이션에 이용되는 메모리 칩 생산에 있어 비용 절감과 안정성 향상이라는 효과를 제조업체에 제공하고 있습니다.

차세대 DRAM 제품
기존의 DRAM 구조는 각 저장 커패시터(capacitor)를 제어 회로 소자와 어드레스 라인(address line)이 감싸고 있는 형태입니다.이에 따라 주요 메모리 칩 제조업체들은 각 칩에 더 많은 비트를 저장하기 위해 어드레스 라인을 실리콘 웨이퍼의 커패시터 아래에 심는 방식을 채택하고 있습니다. 이 새로운 제조 방식을 지원하기 위해 어플라이드 머티어리얼즈는이 포괄적인 제조 시스템을 갖추고 새로운 설계상의 요구에 부응하고 있습니다.
제품 보기
차세대 NAND 제품
기존의 플래시 메모리 셀을 스케일링하는 것이 현실적으로 더 이상 불가능해지면서 대부분의 제조업체들은 "3D 적층 NAND (3D Stacked NAND)"라는 기술을 개발하고 있습니다. 이는 여러 개의 2D 메모리 칩을 쌓아올려 각 셀의 크기는 줄이지 않으면서 칩 용량을 늘리는 방법입니다. 어플라이드 머티어리얼즈는 플래시 메모리 제조업체들에게 이러한 눈부신 신기술을 적용할 수 있는 혁신적인 시스템을 지원하고 있습니다.
제품 보기