skip to main content

패터닝

패터닝은 트랜지스터의 크기를 오늘날의 수준으로 줄였고 그에 따라 현대의 전자 기기의 보급 확산에 기여한 미세화 기술의 핵심입니다. 또한 패터닝은 반도체 제조 산업에서 이룬 여러 기술적 진보의 원동력이기도 합니다.

1975년에 Intel의 공동 창업자인 Gordon E. Moore는 집적 회로의 밀도가 1958년에 발명된 이래로 매년 두 배씩 늘어났다는 사실을 발견했습니다. 그는 앞으로도 그러한 추세가 계속될 것이라는 이론을 세웠습니다. 이러한 그의 예상은 반도체 업계에서 대량 생산을 위한 연구 개발의 "로드맵"으로 채택되었고 오늘날에도 유지되고 있습니다. 이것의 상당 부분은 패터닝 기술 덕분입니다. 제조사들은 패터닝 기술을 통해 회로의 임계 치수를 점차적으로 미세화할 수 있었고 실리콘 웨이퍼의 단위 면적당 기능이 증가했습니다.
 
패터닝은 포토리소그래피와 광학 마스크 공정을 사용해 패턴을 인쇄하고 이 패턴을 바탕으로 소자 제조 공정의 특정 단계에서 재료가 증착되고 제거되는 부분이 결정되게 됩니다. 소자의 각 층에서 마스크가 없는 부분에서 재료가 증착 또는 제거됩니다. 그리고 나서 그 다음 층에는 새 마스크가 사용됩니다. 웨이퍼에서 이와 같은 공정이 반복되면서 여러 층의 회로가 생성됩니다.
 
소자 성능 향상에 대한 요구가 점점 더 높아짐에 따라 칩 제조사들은 그러한 성능을 구현하기 위해 더 많은 트랜지스터를 웨이퍼에 넣었습니다. 다시 말해서 트랜지스터와 인터커넥트의 패턴 크기가 작아지고 있습니다. 크기가 작아짐에 따라 웨이퍼당 더 많은 IC를 만들 수 있어 IC 가격이 낮아지고 트랜지스터는 더 빨라지고 전력 소모량이 줄어듭니다. 트랜지스터당 비용이 낮아지면서 더 높은 성능을 가진 칩이 제조되고 소비자 제품의 가격이 더 낮아질 수 있었습니다. 이러한 지속적인 가격 하락으로 모바일폰, 태블릿, 넷북, 비디오 게임, 3D TV 같은 제품에 대한 요구가 꾸준히 높아졌습니다.
 
웨이퍼에서 세대별 미세화를 지속하기 위해서는 포토리소그래피 기술 자체가 발전할 수 밖에 없었습니다. DUV 포토리소그래피 파장이 248nm에서 193nm로 짧아졌고 45nm 이하로 미세화가 계속되면서 이머전 리소그래피가 "건식" 포토리소그래피를 대체해 해상도가 30-40% 높아져, 공정에서 사용되는 파장보다 작은 크기로 패터닝이 가능하게 되었습니다. 현재는 이머전 리소그래피의 해상도를 더욱 높이기 위해 이중/사중 패터닝 같은 기술이 사용되고 있습니다. 이중 패터닝으로 22nm까지 소자 미세화가 가능합니다. 사중 패터닝은 10nm 크기의 패턴을 구현할 수 있습니다.
 

어플라이드 머티어리얼즈의 역할

반도체 장비 제조 산업의 선두 업체인 어플라이드는 소자 구조에 패턴을 전사할 수 있는 시스템을 공급합니다. 고객들은 어플라이드의 시스템을 사용해 포토리소그래피 공정에 사용하는 마스크를 식각하고, 웨이퍼에 형성된 패턴을 따라 증착과 식각 및 관련 공정을 수행하고, 마스크와 웨이퍼를 검사해 고품질 패터닝과 그에 따른 온웨이퍼 성능을 구현할 수 있습니다. 어플라이드의 시스템과 공정은 패턴 크기 미세화에 따른 여러 가지 당면 과제를 해결할 수 있도록 계속해서 발전했습니다.
 
 
패턴이 점점 작아짐에 따라 패턴의 정확한 전사를 위해 마스크 패턴이 더 복잡해졌고 그에 따라 식각 공정 기술도 더 발전하게 되었습니다. 특히 고수익성 칩의 경우에 마스크 결함이 웨이퍼로 전사되면 엄청난 폐기 비용이 들기 때문에 이를 피하기 위해 마스크의 무결함을 확인하는 것이 매우 중요합니다. 형상 미세화와 종횡비(지름 대비 깊이 비율) 증가에 따라 온웨이퍼 공정도 점점 더 까다로워지는 공정 표준을 충족시켜야 했습니다. 소자 성능의 최적화를 위해서는 예를 들어 다양한 종류의 필름에서 정확한 윤곽을 만들고, 균일한 패턴 폭과 간격[임계 치수(CD) 균일도], 매끈한 가장자리[라인 에지 거칠기(LER) 없음]를 구현하려면 식각 공정이 필요합니다. 이러한 공정이 웨이퍼 전체에서 정확히 재현되고 한 번에 수천 장의 웨이퍼에서 반복되어야 합니다. 패턴 너비가 원자 20개 정도이고 패턴 사이의 간격이 원자 40개 정도라면(14nm 노드) 이러한 요구를 충족시키기 위해서 특별한 정밀도와 재현성 제어가 요구됩니다. 향후 몇 년 내에 트랜지스터가 3D로 전환됨에 따라 식각 공정은 동시 다심도 식각과 기타 복합한 형상에 대한 새로운 요구 조건에 직면할 것입니다.
 
이러한 유형의 식각 정밀도를 달성하기 위해서 선택비, 윤곽 제어, LER 개선 측면에서 첨단 패터닝을 구현하는 데 필요한 견고성을 제공하고 해상도를 향상시킬 수 있도록 포토레지스트와 하드마스크 재료가 계속해서 발전했습니다. 레지스트의 총두께가 50% 감소했고 193nm 리소그래피에 대한 새로운 레지스트 조성이 취약하고 플라즈마에서 성능 저하와 변형에 더 취약한 것으로 판명되었기 때문에 십년 전에 더 큰 형상 구조에서 사용된 두꺼운 유기 폴리머 포토레지스트 층(약 500nm)은 점차 다층 레지스트로 대체되었습니다. 이렇게 가장자리 레지스트 손실 문제로 인해 패턴 밀도와 무결성을 높이는 것이 더 어려워졌지만, 유기 및 금속 하드마스크로 이러한 문제를 해결할 수 있습니다. 이중에서 어플라이드는 혁신적인 비정질 탄소 하드마스크 기술을 개척했습니다. 포토레지스트보다 견고성과 접착력이 더 높은 이러한 계열의 첨단 패터닝 필름(APF)은 미세 형상과 고종횡비 구조를 위한 산업 분야에 널리 사용되고 있습니다. 어플라이드는 이러한 재료의 높은 식각 선택비, 뛰어난 CD 제어력, 매우 낮은 LER 덕분에 자가 정렬 이중 패터닝 공정을 개발할 수 있었습니다. 무결함 증착을 구현하기 위해서 회로를 구성하는 비아와 트렌치 충진에 사용되는 공정도 발전이 필요했습니다. 직면한 난관은 필름이 증착되는 구멍이 작아지고 종횡비는 높아진다는 것입니다. 이를 해결하기 위해 화학 기상 증착 기술이 점진적으로 발전하여 더 높은 정합성의 필름을 형성할 수 있게 되었습니다. 스퍼터링에 의해 재료가 증착되는 물리 기상 증착은 10nm 노드 기술에 대응하는 열 공정을 사용해 비아의 측벽과 바닥에서 요구되는 피복성을 달성할 수 있도록 지속적으로 향상되었습니다.
 
어플라이드 머티어리얼즈의 공정은 이러한 미세 형상을 형성할 뿐만 아니라 물리적인 무결성을 보전합니다. 일부는 소자 제조 공정에서 이전 공정 단계에 의해 약화된 결정 격자 구조를 복원하고 강화합니다. 그외 공정들은(예를 들어 산화 제거) 형상의 표면이 그 다음 단계에서 오염되지 않도록 만듭니다.
 
공정 품질 모니터링이 어플라이드 머티어리얼즈의 검사 및 분석 시스템의 역할입니다. 패터닝과 패턴 형상이 미세화됨에 따라 이전 기술 노드에서는 문제가 되지 않았던 결함도 "킬러" 결함 또는 상당한 수율 제한 요인이 되었습니다. 어플라이드는 다차원 이미징을 구현하고 다양한 범위의 광 조건에서 사용할 수 있도록 검사 시스템의 해상도와 이미징 능력을 꾸준히 개선했습니다. 온웨이퍼 공정을 사용해 인라인에서 운영할 수 있는 이러한 시스템은 소자 제조 과정 중에 여러 차례 웨이퍼를 검사해서 공정 또는 기타 원인으로 발생했을 수 있는 결함을 탐지하고 분석합니다. 이렇게 해서 공정 조건 또는 장비를 신속하게 교정해 해당 결함의 발생을 최소화하고 고객이 원하는 수율을 달성하도록 돕습니다.