メモリメーカーは、16層以上の3Dセル配列を構築する手法を開発しています。従来の平面レイアウトよりもはるかに高いメモリ密度が実現できる一方、背の高い構造を作製する必要があるため、製造上の新たな技術課題が生まれます。