過去数世代にわたるデバイス開発において、DRAMメーカーはチップ上の占有面積を小さくするセルレイアウトを開発してきました。最新の構造では、アドレス ラインをシリコン基板の中に埋め込み、トランジスタやキャパシタをその上に作製することで密度を50%増加させることができます。