skip to main content

Centura® Integrated Gate Stack

High-kメタルゲートトランジスタでは、界面酸化層とバルクHigh-k層で積層絶縁膜を構成しています。

センチュラ株式会社統合ゲート スタック システム入門

要求のデバイス性能を達成するには、ますます薄くなっていく等価酸化膜厚 (EOT) の目標を満たさねばならず、各ノードにおいて、絶縁膜スタックの厚さを、さらに薄くする必要があります。22nm以下のスケーリングでは、超薄膜High-k層を達成するために、ALD成膜技術が必要とされます。EOTをさらに減少させるには、プラズマ窒化による膜中窒素濃度のコントロールと、膜中窒素原子を安定化させるためのアニール処理を行います。

同システムはALD HfO(酸化ハフニウム)成膜チャンバと、界面酸化膜形成、ポストHigh-k窒化、ポスト窒化アニールのそれぞれに特化したチャンバで構成されています。
ナノスケール トランジスタ ゲート工学の課題

22nm、14nmノードで高性能トランジスタを作製するには、これらのチャンバをひとつのクラスタツールに統合することが重要です。ゲートスタック絶縁膜はトランジスタの心臓部で、そのバラツキと品質が電気的特性に大きく影響します。各ロジックテクノロジーノードが縮小するにつれて、界面とバルクの比率が急激に増大するため、界面層の増膜を防ぐには界面層形成からHigh-k膜成膜までのキュータイム管理がこれまで以上に重要になります。また、エアブレークの間、分子汚染(C、N、O、F、Sなど)がゲートスタックの界面に入り込む可能性もあります。こうした問題を最低限に抑え、高品質なパフォーマンスを安定して発揮し続けるには、複数のプロセスチャンバをひとつの真空メインフレームに統合することが最も確実な方法です。