skip to main content

アプライド マテリアルズ 2D スケーリング継続に向けた主要なボトルネックを解消

報道資料
2020 年 7 月 21 日
(日本時間)

アプライド マテリアルズ(Applied Materials, Inc., Nasdaq:AMAT、本社:米国カリフ ォルニア州サンタクララ、社長 兼 CEO ゲイリー・E・ディッカーソン)は 7 月 20 日 (現地時間)、ファウンドリ/ロジックノードにおける 2D スケーリング継続の妨げとなる 重大なボトルネックを解消する新技術を発表しました。

アプライド マテリアルズの新しいプロセス技術 Selective Tungsten は、トランジスタの コンタクト形成方法を一新します。コンタクトとは、トランジスタをチップ内の配線につ なぐ起点となる最小レベルの配線要素です。コンタクト抵抗が高いとトランジスタの性能 が低下し、消費電力が増えますが、この画期的な選択的成膜技術はコンタクト抵抗を引き 下げるので、トランジスタとコンタクトのノード微細化を 5nm、3nm、ないしそれ以下に まで継続することができ、消費電力、性能、面積あたりコスト(PPAC)を同時に改善す ることが可能です。

微細化の課題

リソグラフィ技術の進歩に伴って、トランジスタのコンタクトビアはさらに微細化が可能 となりましたが、ビアにコンタクト金属を埋め込む際に用いられる従来の手法が PPAC 改 善の大きなボトルネックとなっていました。

これまで、トランジスタのコンタクト形成には多層成膜プロセスが用いられてきました。 コンタクトのビア内壁をまず窒化チタン(TiN)の接着/バリア層で覆い、さらに核生成 層(NL)を堆積させ、最後に残った空隙にタングステン(W)を埋め込みます。タングス テンは電気抵抗が小さく、コンタクトに適した金属です。

7nm ファウンドリノードでは、コンタクトのビア径はわずか 20nm 前後です。ライナー/ バリア層と核生成層はビア体積の約 75%を占め、タングステンを埋め込む余地は 25%ほど しか残りません。細いタングステン線はコンタクト抵抗がきわめて高くなり、PPAC やさ らなる 2D スケーリングへの重大なボトルネックとなります。

VLSIresearch のダン・ハッチソン(Dan Hutcheson)会長兼 CEO は次のように語って います。「EUV リソグラフィ技術が到来した今、2D スケーリングを継続するためには、 マテリアルズエンジニアリングのいくつかの重要課題を解決する必要があります。中でも ライナー/バリア層の問題は、半導体内部の電子の流れを鈍らせてピーク性能の発揮を妨 げることから、業界にとっては血管を詰まらせるプラークのように厄介な存在となってい ます。アプライド マテリアルズの Selective Tungsten は、まさに業界待望のブレークス ルーと言えます」

選択的タングステン成膜

アプライド マテリアルズの Endura® Volta™ Selective Tungsten CVD は、トランジスタ コンタクトのビアにタングステンを選択的に成膜し、ライナー/バリア層や核生成層を不 要にする新しい CVD 装置です。ビア全体に低抵抗のタングステンが埋め込まれるので、 継続的な PPAC 改善に対するボトルネックが解消されます。

アプライド マテリアルズの Selective Tungsten 技術は、クリーンルーム自体よりも数倍 清浄な高真空環境下で複数のプロセス技術を統合するインテグレーテッド マテリアルズ ソリューションの 1 つです。ウェーハには原子レベルの表面処理を施し、独自の成膜プロ セスを通じてタングステン原子を選択的にコンタクトビア内に堆積させることで、はが れ、継ぎ目、ボイド等のない完ぺきなボトムアップフィルを実現します。

アプライド マテリアルズ半導体製品グループのバイスプレジデント、ケヴィン・モラエ ス(Kevin Moraes)は次のように述べています。「ここ数十年の間、2D スケーリングの おかげで PPAC の同時改善を続けることができました。しかし微細化が大きく進んだ今、 従来の材料やマテリアルズエンジニアリングの手法は物理的限界を迎えつつあります。当 社は消費電力や性能を損なわない新たな微細化手法の開発に取り組んでおり、Selective Tungsten のインテグレーテッド マテリアルズ ソリューションはその好例です」

すでに大手のお客様数社が、世界各地でこの新しい Endura 装置の導入を決めています。 この最新製品は、選択的エピタキシー、選択的成膜、選択的除去を含むアプライド マテ リアルズのイノベーティブな選択的プロセス技術ポートフォリオの一環をなします。半導 体メーカーはこれらの選択的プロセスを利用することで、かつてない斬新な方法でマテリ アルを生成、成型、加工し、PPAC の継続的な向上を図ることができます。

アプライド マテリアルズ(Nasdaq: AMAT)は、マテリアルズ エンジニアリングのソリュー ションを提供するリーダーとして、世界中のほぼ全ての半導体チップや先進ディスプレイ の製造に寄与します。原子レベルのマテリアル制御を産業規模で実現する専門知識に より、お客様が可能性を現実に変えるのを支援します。アプライド マテリアルズはイノベ ーションを通じて未来をひらく技術を可能にします。

詳しい情報はホームページ:http://www.appliedmaterials.com でもご覧いただけます。

********************************************************************************

このリリースは 7 月 20 日米国においてアプライド マテリアルズが行った英文プレスリリースをアプライド マテリアルズ ジャパン株式会社が翻訳の上、発表するものです。

アプライド マテリアルズ ジャパン株式会社(本社:東京都、代表取締役社長:中尾 均)は 1979 年 10 月に設立。大阪支店、川崎オフィスのほか 16 のサービスセンターを置き、日本の顧客へのサポート体 制を整えています。

このリリースに関する詳しいお問い合わせは下記へ
アプライド マテリアルズ ジャパン株式会社 広報担当 (Tel: 03-6812-6801)
ホームページ: http://www.appliedmaterials.com/ja

July 21, 2020